This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

```
File 347: JAPIO Oct 1976-2000/May(UPDATED 000915)
        (c) 2000 JPO & JAPIO
       Set Items Description
       --- ---- ------
 ?ss pn=11214312
       S1 1 PN=11214312
 ?t s1/4/1
  1/4/1
 FN- DIALOG(R) File 347: JAPIO
 CZ- (c) 2000 JPO & JAPIO. All rts. reserv.
 TI- APPARATUS FOR MANUFACTURING SEMICONDUCTOR
 PN- 11 -214312 -JP 11214312 A-
 PD- August 06, 1999 (19990806)
 AU- MATSUO HIROAKI
 PA- SONY CORP
 AN- 10-012497 -JP 9812497-
 AD- January 26, 1998 (19980126)
 H01L-021/205; C23C-016/44; H01L-021/22; H01L-021/285
 AB- PROBLEM TO BE SOLVED: To prevent metal contamination within a reaction
       system using a gas having a characteristic to cause corrosion of a
      metal material, by covering the surface of a constituent part made of
       a metal material, of constituent parts to be in contact with the gas
      having a characteristic to cause corrosion of a metal material, with
       a covering part made of an anticorrosive material. SOLUTION: A cover
      plate 115 as a covering part is applied to one end surface of a
      flange part 114a of a port flange 114 and an inner circumferential
      surface of a flange part 112a of a tube receiving flange 112. A cover
      plate 116 as a covering part is applied to one end surface of a
      setting part 114c of the port flange 114. The cover plates 115 and
      116 are made of an anticorrosive material such as quartz or the like.
      Thus, generation of rust on the tube receiving flange 112, the port
      flange 114 and the like due to a halogen-based gas and a by-product
      thereof remaining after chemical reaction can be
      prevented. COPYRIGHT: (C) 1999, JPO
?
?
?ss pn=(7118443 or 5182923 or 7099321 or 9017729 or 10149984 or 9148246 or
10116989 or 5090191 or 9007911 or 11017185)
      S2
               1 PN=7118443
      S3
               1
                 PN=5182923
      S4
                 PN=7099321
               1
      S5
               1 PN=9017729
               1 PN=10149984
      S6
      S7
               1 PN=9148246
      S8
               1 PN=10116989
      S9
               1 PN=5090191
     S10
               1 PN=9007911
     S11
               1 PN=11017185
     S12
              10 PN=(7118443 OR 5182923 OR 7099321 OR 9017729 OR 10149984
                  OR 9148246 OR 10116989 OR 5090191 OR 9007911 OR 11017185)
?t s12/4/all
 12/4/1
FN- DIALOG(R) File 347: JAPIO
CZ- (c) 2000 JPO & JAPIO. All rts. reserv.
TI- LIQUID CRYSTAL DISPLAY AND ITS MANUFACTURE
PN- 11 -017185 -JP 11017185 A-
PD- January 22, 1999 (19990122)
AU- KAWACHI GENSHIROU; OKUBO TATSUYA; MIMURA AKIO; SHINAGAWA TAKAAKI
```

PA- HITACHI LTD AN- 09-164077 -JP 97164077-AD- June 20, 1997 (19970620) H01L-029/786; H01L-021/336; G02F-001/136; H01L-027/12 AB- PROBLEM TO BE SOLVED: To simplify the processes of the manufacturing method of a TFT liquid crystal display, by so forming continuously its films as to take out its substrate from a vacuum equipment as infrequent as possible. SOLUTION: After on a glass substrate 1 a bedding insulation film 2, a semiconductor film 30 recrystallized by heating, a gate insulation film 20, and a gate electrode 10 are formed continuously in a vacuum equipment, the gate electrode 10 and gate insulation film 20 are patterned simultaneously to form thereafter impurity regions 31 in the semiconductor film 30. In this way, by processing consistently in vacuum a plurality of film forming processes, the productivity of a liquid crystal display is improved to make realizable its low cost. Also, since the semiconductor film

30 is never exposed to the atmosphere before and after its recrystallized process by heating, a transistor having a good characteristic can be manufactured with a good repeatability. COPYRIGHT: (C)1999, JPO

12/4/2

FN- DIALOG(R) File 347: JAPIO

CZ- (c) 2000 JPO & JAPIO. All rts. reserv.

TI- METHOD AND DEVICE FOR FORMING POLYCRYSTALLINE SILICON

PN- 10 -149984 -JP 10149984 A-

PD- June 02, 1998 (19980602)

AU- ISHIKAWA MICHIO; ITO KAZUYUKI; HASHIMOTO YUKINORI; YONEZAKI TAKESHI; TOGAWA ATSUSHI; OTA YOSHIFUMI

PA- ULVAC JAPAN LTD [352286] (A Japanese Company or Corporation), JP

AN- 08-309497 -JP 96309497-

AD- November 20, 1996 (19961120)

IC- -6- H01L-021/20; H01L-029/786; H01L-021/336

CL- 42.2 (ELECTRONICS -- Solid State Components); 36.1 (LABOR SAVING DEVICES -- Industrial Robots)

KW- R002 (LASERS); R004 (PLASMA); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS -- Glass Conductors)

AB- PROBLEM TO BE SOLVED: To provide a method by which such polycrystalline silicon that is suitable for the manufacture of a polycrystalline silicon thin film transistor having large field effect mobility can be formed efficiently and a device which can adequately implement the method.

SOLUTION: In a polycrystalline silicon forming method which includes a crystallizing processes for crystallizing an amorphous silicon film formed on a substrate 2 through laser annealing by irradiating the film with a laser beam in a sealed airtight chamber 12, the inside of the chamber 12 is maintained in such an atmosphere that the pressure is maintained between 0.1Torr and below the manimum and pressure of the chamber 12 and at least one kind of gas selected from among a hydrogen gas, a nitrogen gas, and an inert gas is made to flow in the chamber 12. The polycrystalline silicon formed in the chamber 12 while the chamber is maintained in the above-mentioned atmosphere is continual treated with hydrogen plasma without exposing the silicon to the atmosphere.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-17185

(43)公開日 平成11年(1999)1月22日

(51) Int. Cl. °	識別記号	庁内整理番号	FΙ			技術表示箇所
HOIL 29/786			H01L 29/78	627	В	
21/336			G02F 1/136	500		
G02F 1/136	500		HO1L 27/12		R	
H01L 27/12			29/78	612	C	
				617	V	
		審査請求	未請求 請求項の数:	12 OL	(全10頁)	最終頁に続く
(21)出願番号		0.7.7	(71)出願人 0	000051	n 8	
(71)山獭番芍	付級十5 10 4	0 , ,		式会社日立製		
(22)出願日	平成9年(199	7) 6月20日		京都千代田区		四丁目6番地
			(72)発明者 河	内 玄士朗		
			茨	城県日立市大	みか町七丁	目1番1号 株
			式	会社日立製作	所日立研究	所内
			(72)発明者 大	久保 竜也		
				城県ひたちな	か市稲田1	4 1 0 番地 株
			元	会社日立製作	所映像情報	メディア事業部


最終頁に続く

(54) 【発明の名称】液晶表示装置及びその製造方法

(57)【要約】 (修正有)

【課題】 TFT液晶表示装置の製造方法において、基板をできるだけ真空装置から出さないで連続成膜することにより、製造工程を簡素化する。

【解決手段】 ガラス基板1上に下地絶縁膜2、加熱再結晶化された半導体膜30、ゲート絶縁膜20及びゲート電極10を真空装置内で連続成膜してから、ゲート電極10及びゲート絶縁膜20を同時にパターニングして、その後、半導体膜30内に不純物半導体領域31を形成する。このように、複数の成膜工程を真空中で一貫処理することにより、生産性が向上し液晶表示装置の低コスト化を実現できる。また、半導体膜30を加熱再結晶化する工程の前後で半導体膜30が大気に曝されることがないので、良好な特性を有するトランジスタを再現性よく製造できる。



(74)代理人 弁理士 平木 祐輔

ı

【特許請求の範囲】

【請求項1】 基板上略全面に、絶縁ゲート型トランジスタを構成する半導体膜を形成する工程と、

前記半導体膜を加熱再結晶化する工程と、

前記加熱再結晶化された半導体膜上に絶縁ゲート型トランジスタのゲート絶縁膜を形成する工程と、

前記絶縁ゲート型トランジスタのゲート絶縁膜上の略全面に絶縁ゲート型トランジスタのゲート電極を形成する 工程とを真空装置内で連続一貫して実施する工程を含む ことを特徴とする液晶表示装置の製造方法。

【請求項2】 請求項1記載の液晶表示装置の製造方法において、前記半導体膜を加熱再結晶化する手段として、レーザ、あるいは電子ピームのようなエネルギーピームを照射することを特徴とする液晶表示装置の製造方法。

【請求項3】 トップゲート構造を有する薄膜トランジスタ素子を用いたアクティブマトリックス方式の液晶表示装置において、前記薄膜トランジスタ素子のゲート電極の下の全面に加熱再結晶化された半導体膜が形成されていることを特徴とする液晶表示装置。

【請求項4】 基板上略全面に、形成された半導体膜と、

前記半導体膜上の一部に第1の絶縁膜を介して形成され た第1の電極と、

前記第1の電極のパターンを挟むように前記半導体膜内 に形成された、一対の第1導電型を有する不純物半導体 層と、

前記一対の第1導電型を有する不純物半導体層の一方に 接続された第2の電極と、

前記一対の第1導電型を有する不純物半導体層の他方に 30 接続された第3の電極とから構成される複数の薄膜トランジスタと、

前記複数の薄膜トランジスタの第1の電極間を接続する 複数の走査配線電極と、

前記複数の薄膜トランジスタの第2の電極間を接続し、 前記複数の走査配線電極に交差するように形成された複 数の信号配線電極と、

前記複数の薄膜トランジスタの第3の電極に接続された 複数の画素電極とを有するアクティブマトリックス基板 と、

対向電極が形成され、前記アクティブマトリックス基板 に対向して配置された対向基板と、

前記アクティブマトリックス基板と対向基板とによって 挟持された液晶組成物とを具備し、

前記走査配線電極と信号配線電極からの信号により選択された薄膜トランジスタのスイッチング動作に伴う電圧を画素電極に印加して液晶組成物を駆動することを特徴とする液晶表示装置。

【請求項5】 基板上に、網目状パターンに連結形成された半導体膜と、

前記半導体膜上の一部に第1の絶縁膜を介して形成され た第1の電極と、

前記第1の電極のパターンを挟むように前記半導体膜内 に形成された、一対の第1導電型を有する不純物半導体 層と、

前記一対の第1導電型を有する不純物半導体層の一方に接続された第2の電極と、

前記一対の第1導電型を有する不純物半導体層の他方に 接続された第3の電極とから構成される複数の薄膜トラ 10 ンジスタと、

前記複数の薄膜トランジスタの第1の電極間を接続する 複数の走査配線電極と、

前記複数の薄膜トランジスタの第2の電極間を接続し、 前記複数の走査配線電極に交差するように形成された複 数の信号配線電極と、

前記複数の薄膜トランジスタの第3の電極に接続された 複数の画素電極とを有するアクティブマトリックス基板 と、

対向電極が形成され、前記アクティブマトリックス基板 20 に対向して配置された対向基板と、

前記アクティブマトリックス基板と対向基板とによって 挟持された液晶組成物とを具備し、

前記走査配線電極と信号配線電極からの信号により選択された薄膜トランジスタのスイッチング動作に伴う電圧を画素電極に印加して液晶組成物を駆動することを特徴とする液晶表示装置。

【請求項6】 請求項4又は5記載の液晶表示装置において、互いに隣り合う前記薄膜トランジスタの第1の電極間を接続する走査配線電極と交差するように、前記半導体膜内の一部に第2導電型を有する不純物半導体層が形成されていることを特徴とする液晶表示装置。

【請求項7】 請求項6記載の液晶表示装置において、前記第2導電型を有する不純物半導体層は、前記画素電極又は前記第3の電極に接続され、前記第2導電型を有する不純物半導体層と、走査配線電極と、これらの間に挟持された絶縁膜とによって保持容量を形成してなることを特徴とする液晶表示装置。

【請求項8】 請求項5記載の液晶表示装置において、前記連結形成された半導体膜の網目状パターンは、前記第2及び第3の電極上に形成された保護絶縁膜のパターンと略同一形状を有することを特徴とする液晶表示装置。

【請求項9】 請求項4乃至8のいずれかに記載の液晶表示装置において、前記画素電極は光反射機能又は光散乱機能を備えており、対向基板側から入射する外光を反射あるいは散乱することで画像表示を行うことを特徴とする液晶表示装置。

【請求項10】 請求項4乃至9のいずれかに記載の液 晶表示装置において、前記走査配線電極あるいは信号配 50 線電極に所定の電気信号を供給する駆動回路を、前記半

導体膜上に形成した相補型の薄膜トランジスタ群により 構成したことを特徴とする液晶表示装置。

【請求項11】 請求項4又は5記載の液晶表示装置において、互いに隣り合う任意の一対の薄膜トランジスタの第1の電極間を接続する走査配線電極と交差するように、前記半導体膜が除去された領域が存在することを特長とする液晶表示装置。

【請求項12】 請求項4又は5記載の液晶表示装置において、前記半導体膜内の一部には、互いに隣り合う任意の一対の薄膜トランジスタの第1の電極間を接続する走査配線電極と交差するように、前記半導体膜の自己酸化膜のパターンが形成されていることを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置及び その製造方法に係り、特に、薄膜トランジスタ素子を用 いたアクティブマトリックス方式の液晶表示装置の構造 及び製造方法に関する。

[0002]

【従来の技術】〇A機器等の画像、文字情報の表示装置 として、薄膜トランジスタ(以下TFTと記す)を用い たアクティブマトリックス方式の液晶表示装置が知られ ている。従来この種の液晶表示装置においては低コスト 化と並んで高精細化、高画質化が重要な課題である。こ れらの課題を解決するためにはキーデバイスであるTF Tの性能向上が欠かせない。高性能なTFTを安価なガ ラス基板上に形成するに際して、例えば、特開平7-2 97407号公報に記載されているように、TFTアク ティブマトリックスを駆動する周辺駆動回路をもTFT で構成し、同一基板上に集積してコストを低減すること が考えられている。 (第1の従来技術) より高機能の周 辺駆動回路をガラス基板上に集積できれば外部に実装す る回路構成や実装工程を簡単化できるので実装コストの 大幅な削減が期待できる。高機能の回路を構成するため にはより高性能なTFTが必要とされる。多結晶シリコ ン(以下poly-Siと記す)膜上に形成したTFTは、そ のような周辺駆動回路集積型の表示装置用のTFTとし て最も期待されているものである。上記の従来技術にお いて開示されているようなpoly-SiTFTは、相補型 (СМОЅ) 回路を構成する必要があることや、素子構 造上の制約から、現在アクティブマトリックス方式の液 晶表示装置に広く用いられている非晶質シリコン(以下 a-Siと記す) 膜上に形成されたTFTに比べて、製造 工程が長く複雑であり、プロセスコストは割高となって

【0003】TFTの製造工程を簡略化し、コストを低減する方法の一つとして、a-SiTFTにおいては、半導体膜であるa-Si膜や、絶縁膜等の複数の薄膜を一つの真空装置内で連続して形成することにより、スループ 50

ットを向上させ、かつ複数の薄膜の間の界面が大気に曝すことで汚染され、素子の特性が低下することを防止する方法が、例えば特開昭58-102560号公報や特開平4-352419号公報において開示されている。 (第2の従来技術)

[0004]

る。)

【発明が解決しようとする課題】上記第1の従来技術に示されている、トップゲート構造を有するpoly-SiTFTの製造プロセスの初期は以下のようなものである。す 10 なわち、(1)基板上に下地となる絶縁膜を形成する工程、(2)下地絶縁膜上にa-Si膜を形成する工程、

(3) a-Si膜を熱処理あるいはレーザビーム照射等の手段によりpoly-Si膜に転換する工程、(4) poly-Si膜を個々のTFTの領域に写真食刻法を用いて分離する工程、(5) 分離されたpoly-Siパターンの上にゲート絶縁膜を形成・分離する工程、(6) ゲート絶縁膜の上にゲート電極を形成・分離する工程から構成される。(他に不純物をドーピングする工程があるが省略す

20 上記の製造工程においては、a-Si膜を成膜する工程、ゲート絶縁膜を成膜する工程及びゲート電極を成膜する工程のそれぞれの間に、Si膜をパターニングする工程及びゲート絶縁膜をパターニングする工程があり、このために、薄膜をパターニングする工程の前後に成膜装置を使用する必要が生じ、生産効率向上を阻んでいる。また、Si膜をパターニングする工程の存在そのものも工程数を増加させる一因である。さらに、Si膜をパターニングするために薄膜を大気中に取り出すことで薄膜表面が汚染され、素子特性低下の原因となっていることも30 問題である。

【0005】このため、第2の従来技術にあるように、これらの薄膜をすべて真空装置内で連続して形成しようとしても、トップゲート構造の場合は、ゲート電極を形成する前までにはSi膜をパターニングしなければならないと考えられていた。本発明の目的は、以上のような問題を解決し、簡略で生産性の高い、高性能TFTの製造方法を提供することにある。また、本発明の別の目的は、そのような簡略な製造プロセスを採用しても、素子の特性や、表示画質が低下しないような液晶表示装置の40 構造を提供することにある。

[0006]

【課題を解決するための手段】

(製法:基本)本発明の液晶表示装置の製造方法は、基板上略全面に、絶縁ゲート型トランジスタを構成する半導体膜を形成する工程と、前記半導体膜を加熱再結晶化する工程と、前記加熱再結晶化された半導体膜上に絶縁ゲート型トランジスタのゲート絶縁膜を形成する工程と前記絶縁ゲート型トランジスタのゲート電極を形成する工程とを真空装置内で連続一貫して実施するものであ

る。

(製法:レーザ等を照射)また、前記半導体膜を加熱再結晶化する手段として、レーザ、あるいは電子ピームのようなエネルギーピームを照射するものである。

【0007】上記のような製造方法を採用することにより、ゲート電極を形成するまでの間、薄膜をパターニングするために基板を大気中に取り出すことがないので、半導体膜を形成する工程からゲート電極を形成する工程に至るまで同一の真空装置内で一貫して処理することが可能となり、生産性を向上させ、製造コストを低減できる。また、加熱再結晶化する前後で半導体膜が大気中に曝されないので、大気からの汚染を防止でき、素子の性能、信頼性が向上する。

【0008】本発明において、素子分離のための半導体膜のパターニングを全くしない場合でも、絶縁基板上に形成する薄膜トランジスタにおいては、半導体膜として高抵抗の真性半導体膜を用いるので、素子間はこの高抵抗で自動的に分離され、実用上問題ない。特に、半導体膜の膜厚を例えば100nm以下にまで薄くすれば、素子間の抵抗値を十分高く保つことができるのでより望ま 20しい。

(構造:基本)また、本発明の液晶表示装置は、トップ ゲート構造を有する薄膜トランジスタ素子を用いたアク ティブマトリックス方式の液晶表示装置において、前記 薄膜トランジスタ素子のゲート電極の下の全面に加熱再 結晶化された半導体膜が形成されているものである。

(構造:Si膜を全面形成)また、基板上略全面に、形 成された半導体膜と、前記半導体膜上の一部に第1の絶 縁膜を介して形成された第1の電極と、前記第1の電極 のパターンを挟むように前記半導体膜内に形成された、 一対の第1導電型を有する不純物半導体層と、前記一対 の第1導電型を有する不純物半導体層の一方に接続され た第2の電極と、前記一対の第1導電型を有する不純物 半導体層の他方に接続された第3の電極とから構成され る複数の薄膜トランジスタと、前記複数の薄膜トランジ スタの第1の電極間を接続する複数の走査配線電極と、 前記複数の薄膜トランジスタの第2の電極間を接続し、 前記複数の走査配線電極に交差するように形成された複 数の信号配線電極と、前記複数の薄膜トランジスタの第 3の電極に接続された複数の画素電極とを有するアクテ ィブマトリックス基板と、対向電極が形成され、前記ア クティブマトリックス基板に対向して配置された対向基 板と、前記アクティブマトリックス基板と対向基板とに よって挟持された液晶組成物とを具備し、前記走査配線 電極と信号配線電極からの信号により選択された薄膜ト ランジスタのスイッチング動作に伴う電圧を画素電極に 印加して液晶組成物を駆動するものである。

(構造: Si膜を網目状に形成)また、基板上に、網目 状パターンに連結形成された半導体膜と、前記半導体膜 上の一部に第1の絶縁膜を介して形成された第1の電極

と、前記第1の電極のパターンを挟むように前記半導体 膜内に形成された、一対の第1導電型を有する不純物半 導体層と、前記一対の第1導電型を有する不純物半導体 層の一方に接続された第2の電極と、前記一対の第1導 電型を有する不純物半導体層の他方に接続された第3の 電極とから構成される複数の薄膜トランジスタと、前記 複数の薄膜トランジスタの第1の電極間を接続する複数 の走査配線電極と、前記複数の薄膜トランジスタの第2 の電極間を接続し、前記複数の走査配線電極に交差する ように形成された複数の信号配線電極と、前記複数の薄 膜トランジスタの第3の電極に接続された複数の画素電 極とを有するアクティプマトリックス基板と、対向電極 が形成され、前記アクティブマトリックス基板に対向し て配置された対向基板と、前記アクティブマトリックス 基板と対向基板とによって挟持された液晶組成物とを具 備し、前記走査配線電極と信号配線電極からの信号によ り選択された薄膜トランジスタのスイッチング動作に伴 う電圧を画素電極に印加して液晶組成物を駆動するもの である。

【0009】上記のような構造を採用することにより、 製造途中において薄膜をパターニングするために基板を 大気中に取り出すことがなく製造できるので、半導体膜 を形成する工程からゲート電極を形成する工程に至るま でを同一の真空装置内で一貫して処理することが可能と なり生産性を向上させることができるので製造コストを 低減できる。また、加熱再結晶化する前後で半導体膜が 大気中に曝されないので、大気からの汚染を防止でき、 素子の性能、信頼性が向上する。

(構造:反射型液晶表示装置)本発明の構造で半導体膜 80 を全くパターニングしなければ、半導体膜を形成したア クティブマトリックス基板は可視光に対して不透明にな る。このため、基板を透過する光を変調する所謂透過型 液晶表示装置に適用するには問題がある。この問題点 は、前記画素電極に光反射機能あるいは光散乱機能を持 たせ、対向基板側から入射する外光を反射あるいは散乱 することで画像表示を行う反射型表示装置を構成するこ とにより解決できる。

の目的を達成することができる。

(構造:寄生チャネルストッパ層を設ける)また、上記本発明の別の目的を達成するため、本発明の液晶表示装置は、上記液晶表示装置において、前記半導体膜内の一部には、互いに隣り合う任意の一対の薄膜トランジスタの第1の電極間を接続する走査配線電極と交差するように、第2導電型を有する不純物半導体層を形成するものである。

【0010】本発明において半導体膜をパターニングし ない構造においては隣り合うトランジスタ間の干渉が問 題となることがある。即ち、各々のトランジスタのゲー ト電極が走査配線電極によって接続されることにより、 トランジスタ部のみならず、トランジスタ間を接続する 走査配線電極の下層の半導体膜表面にも電界効果により キャリアが誘起され電流パスが形成される。(以下、こ の走査配線電極の下層の電流パスを寄生チャネルと記 す) この寄生チャネルにより隣り合うトランジスタに印 加される映像信号間にクロストークが発生し、画像上は 例えばシャドウイング現象として現われ、画質を低下さ せる。上記の手段によれば、このような問題を防止する ことができる。即ち、互いに隣り合う薄膜トランジスタ の第1の電極間を接続する走査配線電極と交差するよう。 に、前記半導体膜内の一部にトランジスタの極性とは逆 極性の第2導電型を有する不純物半導体層を形成する と、第2導電型を有する不純物半導体層においては、た とえ走査電極に電圧が印加されても、チャネルが形成さ れないようにできる。これにより寄生チャネルをカット できる。

(構造:寄生チャネルストッパ層を保持容量として用いる) さらに、前記第2導電型を有する不純物半導体層を、前記画素電極あるいは前記第3の電極に接続し、前記第2導電型を有する不純物半導体層と、走査配線電極と、これらの間に挟持された絶縁膜とによって保持容量を形成することができる。保持容量を形成することができる。保持容量を形成することができる。保持容量を形成することができる。保持容量を形成することができる。とがな画療に配置された走査配線で動き、画素電極とその周囲に配置された走査配線電極あるいは信号配線電極間の寄生容量による画素電極電位の変動を小さくできるので、良好な画像品質を実現できる。

[0011]

【発明の実施の形態】以下、本発明の一実施の形態を図面に基づいて説明する。

(実施の形態1)図1(a)~図3(!)は、本発明の第1の実施の形態に係る液晶表示装置の製造方法を示す断面図である。

り、下地膜として二酸化シリコン (SiO.) 膜 2 を 3 0 0 n m 形成する。 (図 1 (a) 参照) 引き続いて、真性a-Si膜 3 を同じくプラズマCVD法

【0012】ガラス基板1上にプラズマCVD法によ

引き続いて、真性a-Si膜3を同じくプラスマピVD法により50nm形成する。(図1(b)参照)

さらに、引き続いて高輝度のXeClエキシマレーザ光 LASERを、エネルギー密度300mJ/cm¹で照 射し、前記真性a-Si膜3を溶融再結晶化して、真性多 結晶シリコン (poly-Si) 膜30を得る。 (図1 (c) 参照)

さらに、プラズマCVD法により二酸化シリコン (SiO₁) 膜を100nm形成してゲート絶縁膜20とする。 (図1 (d) 参照)

さらにスパッタリング法によりNb膜を200nm形成 しゲート電極10とする。(図1(e)参照)

本実施の態様では、以上図1 (a) ~図1 (e) に至る 工程を、同一の真空装置内で基板を大気中に取り出すこ となしに連続一貫して行うことを特徴とする。

【0013】次に、前記ゲート電極10及びゲート絶縁 膜20を所定の平面形状にパターニングする。 (図2 (f) 参照)

本図以下、図の右側は画素内TFTの断面図を、左側は 駆動回路部に用いられるTFTの断面図を示す。次に、 所定形状のホトレジストパターンPR1を形成後、前記 ホトレジストパターンPR1、及びゲート電極10のパ ターンをマスクとして、リンを含むイオンピームP+を 照射し、n型poly-Si層31を形成する。(図2(g) 参照)

前記ホトレジストパターンPR1を除去した後、別のホトレジストパターンPR2を形成し、前記ホトレジストパターンPR2、及びゲート電極10のパターンをマスクとして、ボロンを含むイオンビームB+を照射し、p型poly-Si層32-1を形成する。(図2(h)参照)このとき、チャネルストッパ層となるp型poly-Si層3302-2も同時に形成する。

【0014】前記ホトレジストパターンPR2を除去した後、再度XeClエキシマレーザ光をエネルギー密度200mJ/cm'で照射し、注入したリン及びボロンを活性化し、n型poly-Si層31、及びp型poly-Si層32を低抵抗化する。次に、保護絶縁膜21としてプラズマCVD法によりSiO:膜を200nm形成して所定の形状にパターニングする。最後にスパッタリング法によりNbを200nm形成し、所定の形状にパターニングして走査信号電極100、及び回路内の第1層配線電極101を得る。(図2(i)参照)

次に、2層目の保護絶縁膜23としてプラズマCVD法によりSiO:膜を300nm形成して所定の形状にパターニングしたあと、スパッタリング法によりNbを400nm形成し、所定の形状にパターニングして、映像信号電極110、ソース電極12及び回路内の第2層配線電極111を得る。(図3(j)参照)

次に、プラズマCVD法により、シリコン窒化(SiN)膜22を500nm形成し、所定のパターンに加工する。この時、画素電極13が形成される領域の第1層目及び第2層目の保護絶縁膜及びpoly-Si膜30もSi

N膜22とともにエッチング除去する点にも本発明の特徴がある。 (図3(k)参照)

最後に、透明導電膜であるインジウム-スズ-酸化膜 (ITO)をスパッタリング法により140nm形成 し、所定のパターンに加工して画素電極13とする。

【0015】本実施の形態においては、下地膜2の形成から、ゲート電極10の形成に至る一連の工程を同一の真空装置内で、基板を大気中に取り出すことなく実施するので、生産性が向上し、製造コストをさげることが可能となる。また、その他の効果として、poly-Si膜30とゲート絶縁膜20、あるいはpoly-Si膜30と下地絶縁膜2の間の界面が大気に曝されないので、大気からのボロンやその他の不純物に汚染されることがなく、良好な特性を有するトランジスタを再現性良く製造することができる。

【0016】また、本実施の形態の第2の特徴として、 保護膜であるSiN膜22をパターニングする際に、同 時に画素電極13が形成される領域のpoly-Si膜30も SiN膜22とともにエッチング除去するようにした。 本発明の構成では素子分離のためにpoly-Si膜30を予 めパターニングしないので、基板上略全面にpoly-Si膜 30が残っている。poly-Si膜30の光学的パンドギャ ップは約1.1eVであり、たとえ膜厚が50nm程度 と薄くても可視光領域の吸収は無視できず、透明ではな い。このため、本発明の構成を透過型の液晶表示装置に 応用する場合には、透過光を制御する画素電極13が形 成される領域のpoly-Si膜30を除去する必要が生じ る。上記、本実施の形態においては、このpoly-Si膜3 0を除去するためのパターンを保護膜であるSiN膜2 2のパターンと共通化することにより、余分なホトリソ グラフィエ程を経ることなしに、所望の構成を得ること ができる。上記ホトリソグラフィエ程の削減は製造工程 の短縮に効果的であり、製造コストを低減できる効果が ある.

(実施の形態2)図4は、本発明の第2の実施の形態に 係る透過型液晶表示装置の単位画素の平面図である。

【0017】ガラス基板上に網目状パターンに形成された真性poly-Si膜30と、前記真性poly-Si膜30上に が一ト絶縁膜(図示せず)を介して形成されたが一ト電極10と、前記ゲート電極10のパターンを挟むように 真性poly-Si膜30内に形成された一対の n+型半導を 極100と、 元れに交差するように おれた走査配線 電極110と、 互いに 隣り合う走査配線 電極100と、 互いに 隣り合う走査配線 電極100と、 互いに 隣り合う走査配線 電極100と、 「一下配置された 画素電極110と からなる。前記信号配線電極110と一方の n+型半導体 層31、 他方の n+型半導体 層31、 他方の n+型半導体 層31とソース電極12、 及びゲート電極10と走査配線電極100はコンタトスルホール TH1を介して相互に 接続されている。 また、前記ソース電極12と画素電極13は、コンタト

スルホールTH2を介して相互に接続されている。さらに、本実施の形態の特徴として、真性poly-Si膜30内に前記走査配線電極100と交差するようにp+型半層な層32-2が設けられている。このp+型半導体層32-2は、走査配線電極100下部に形成される寄生チャネルを切断し、互いに隣あうトランジスタ間でのククストークを防止する役割を有する。このことによりロストークのない良質な画像表示が実現できる。また、ロストークのない良質な画像表示が実現できる。またのストークのない良質な画像表示が実現できる。またのと交差するようにp+型半導体層32-2が形成される部分のpoly-Si膜を選択的にエッチング除去する、あるいは前記p+型半導体層32-2が形成される部分のpoly-Si膜を選択的に酸化して酸化膜を形成することによっても達成することができる。

(実施の形態3) 図5及び図6は、本発明の第3の実施の形態に係る反射型液晶表示装置の単位画素の断面及び 平面図である。

【0018】ガラス基板上略全面に形成された真性poly - S i 膜 3 0 と、前記真性poly- S i 膜 3 0 上にゲート絶縁 膜(図示せず)を介して形成されたゲート電極10と、 前記ゲート電極10のパターンを挟むように真性poly-Si膜30内に形成された一対のn+型半導体層31 と、前記ゲート電極10に接続された走査配線電極10 0と、これに交差するように形成された信号配線電極1 10と、互いに隣り合う走査配線電極100及び信号配 線電極110の間に配置された光反射機能を有する画素 電極131とからなる。前記信号配線電極110と一方 のn+型半導体層31、他方のn+型半導体層31とソ ース電極12、及びゲート電極10と走査配線電極10 0 はコンタクトスルホールTH1を介して相互に接続さ れている。また、前記ソース電極12と画素電極131 は、コンタクトスルホールTH2を介して相互に接続さ れている。また、真性poly-Si膜30内に前記走査配線 電極100と交差するようにp+型半導体層32-2が 設けられている。このp+型半導体層32-2は、走査 配線電極100下部に形成される寄生チャネルを切断 し、互いに隣あうトランジスタ間でのクロストークを防 止する役割を有する。このことによりクロストークのな い良質な画像表示が実現できる。さらに、本実施の形態 の特徴として、前記 p + 型半導体層 3 2 - 2 にはコンタ クトスルーホールTH1を介してパッド電極14が接続 され、さらに前記パッド電極14と前記画素電極131 はコンタクトスルーホールTH2を介して接続されてい る。このような構成により、前記p+型半導体層32-2と前記走査配線電極100との重畳部で構成される容 鼠を電荷蓄積容量として利用できる。 このことによりト ランジスタのリーク電流等による画素の非選択期間にお ける電圧変動を小さくできるので良好な画像表示が可能 50 となる。また、本実施の形態は反射型の表示装置に用い

12

た例であるが、反射型の表示装置では基板が透明である必要がないので、半導体膜をできるだけパターニングしないことを主旨とする本発明の適用はより容易である。また、上記の例では基板にガラス基板を用いたがでである。反射型の表示装置では基板が透明である必要がないので、基板材料としてはより広範な選択が可能となる。例えば、表面に絶縁膜を形成したシリコン基板上に形成するの方で、よりコンオンインシュレータ(SOI)構造のトランジスタにも本発明は適用できる。この場合、半導体層は単結晶シリコンであるので、より高性能な回路を同一基板上に集積してコストを低減することが可能となる。

(実施の形態4) 図7は、本発明のトランジスタを用い て構成した駆動回路を、TFTアクティブマトリックス とともに同一基板上に集積した回路内蔵型表示装置全体 の等価回路を示す。前記図4又は図6に示した単位画素 をマトリックス状に配置したアクティブマトリックス5 0と、これを駆動する垂直走査回路51、1走査線分の ビデオ信号を複数のプロックに分割して時分割的に供給 するための水平走査回路53、ビデオ信号Data を供給 するデータ信号線 Vdr1, Vdg1, Vdb1, …、ビデオ 信号を分割プロック毎にアクティブマトリックス側へ供 給するスイッチマトリックス回路52よりなる。ここ で、垂直走査回路51及び水平走査回路53は、シフト レジスタとバッファより構成され、クロック信号CL 1. CL2. CKVにより駆動される。上記、駆動回路 あるいはアクティブマトリックスを本発明のトランジス 夕で構成すると、製造工程中に半導体膜と絶縁膜界面が 大気に曝されることがないので良好な特性を有するトラ ンジスタが得られることから、高性能な駆動回路を構成 でき、より高精細、高画質の表示装置を実現できる。 (実施の形態5) 図8は、本発明に係る反射型の液晶表 示装置の断面模式図を示す。画素部分の断面図のみを示

してある。液晶層506を基準に下部のガラス基板1上 には、走査信号電極と映像信号電極とがマトリックス状 に形成され、その交点近傍に形成されたTFTを介して 画素電極130を駆動する。本実施の形態においては、 画素電極130はAIによって構成される。液晶層50 6を挟んで対向する対向ガラス基板508上にはITO よりなる対向電極510、及びカラーフィルター50 7、カラーフィルター保護膜511、遮光用ブラックマ トリックスパターンを形成する遮光膜512が形成され ている。また、光の位相を変化させる位相板530と偏 光板505が対向ガラス基板1,508の外側の表面に 形成されている。配向膜ORII, ORI2. 画素電極 130、保護膜22、ゲートSiO:膜20のそれぞれの 層はシール材 (図示せず) の内側に形成されており、液 晶層506は液晶分子の向きを設定する下部配向膜OR 11と、上部配向膜ORI2の間に封入され、シール材 によって封止されている。下部配向膜OR 1 1 は、ガラ ス基板1側の保護膜22の上部に形成される。対向ガラ

ス基板508の内側の表面には、遮光膜512、カラー フィルター507、カラーフィルター保護膜511、対 向電極510及び上部配向膜ORI2が順次積層して設 けられている。この液晶表示装置はガラス基板1側と対 向ガラス基板508側の層を別々に形成し、その後上下 ガラス基板1,508を重ねあわせ、両者間に液晶50 6を封入することによって組立られる。本実施の形態 は、反射型表示装置であるので、光源は対向ガラス基板 508の外側から入射する光であり、この入射光を、表 面が鏡面状である画素電極131で反射する。この反射 光の強度を液晶層506部分で調節することによりTF T駆動型の反射型カラー液晶表示装置が構成される。こ のような反射型の表示装置においては、電力を多く消費 するバックライトが不要であるので、低消費電力の液晶 表示装置を実現できるが、画素電極130を駆動するT FT、あるいは周辺駆動回路を構成するTFTとして、 以上に述べた本発明の半導体素子を用いることにより、 製造工程を簡略化できるので、低消費電力であると同時 に安価な液晶表示装置を実現できる。また、製造工程中・ に半導体膜と絶縁膜界面が大気に曝されることがないの で良好な特性を有するトランジスタが得られるので、良 質で高精細の画像表示が可能となる。

(実施の形態 6)以上述べたような、レーザ照射工程と成膜工程を基板を大気に曝すことなく実施するための真空装置の模式図を図9に示す。装置は、基板SUBを搬送するロボットアームRMを備えたトランスファチャンバL0、基板を送り出すためのロードチャンバL1、基板を取り出すためのアンロードチャンバL2、Si膜を成膜するための成膜チャンバC1、SiO:膜を成膜するための成膜チャンバC2、真空中でレーザ光を照射するためのレーザ照射チャンバC3及びNb膜を成膜するための成膜チャンパC4からなる。またレーザ光は外部のレーザ発振源OSCから放出され、ミラーMにより反射され石英窓QWを通してレーザ照射チャンバC3に導入される。

【0019】本装置を用いて、例えば前記図1〜図3で説明した工程を実施するためには基板をL1(基板導入)→C1(下地SiO;成膜)→C2(a-Si成膜)→C3(レーザ照射)→C1(ゲート絶縁SiO:成膜)→C4(ゲート電極Nb成膜)→L2(基板取りだし)の順で移動させればよい。以上のように、図9のような装置を用いることにより、本発明の製造方法を実施できることがわかる。またこのような装置を用いることにより、体発明の工程として行っていた成膜とレーザ照射工程を連続して効率よく実施することが可能となるので、生産性を大幅に向上させることができる。

[0020]

50

【発明の効果】以上のように、本発明によれば簡略で生産性の高い、高性能TFTの製造方法並びに構造を提供できるので、液晶表示装置の高画質化及び低コスト化を

【符号の説明】

PR1. PR2

14

実現できる効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示す液晶表示装置の製造工程を示す断面図である。

【図2】本発明の第1の実施の形態を示す液晶表示装置の製造工程を示す断面図である。

【図3】本発明の第1の実施の形態を示す液晶表示装置の製造工程を示す断面図である。

【図4】本発明の第1の実施の形態を示す液晶表示装置の単位画素の平面図である。

【図5】本発明の第2の実施の形態を示す液晶表示装置の単位画素の断面図である。

【図6】本発明の第2の実施の形態を示す液晶表示装置の単位画素の平面図である。

【図7】本発明の第3の実施の形態を示す駆動回路内蔵型の液晶表示装置全体の等価構成図である。


【図8】本発明の第4の実施の形態を示す反射型液晶表示装置の液晶セル断面図である。

【図9】本発明の液晶表示装置の製造方法を実施するための真空装置の模式図である。

	1	ガラス基板
	2	下地絶縁膜
	3	真性a-Si膜
	1 0	ゲート電極
	1 2	ソース電極
	13.131	画素電極
	1 4	パッド電極
	2 0	ゲート絶縁膜
10	21.22.23	保護絶縁膜
	3 0	真性poly-Si膜
	3 1	n 型poly-Si膜
	3 2	p型poly-Si膜
	5 0	TFTアクティブマトリックス
	5 1	垂直走査回路
	5 3	水平走査回路
	1 0 0	走査配線電極
	1 1 0	信号配線電極


20 TH1、TH2 コンタクトスルーホール


【図1】





[図2]


ホトレジスト














[図6]





【図9】



フロントページの続き

-(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

617 J

(72)発明者 三村 秋男

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 品川 陽明

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内